東京高等裁判所 平成６年（行ケ）２８８号 判決
アメリカ合衆国 ９５１２４ カリフォルニア
サン
ノゼ ロジック ドライブ ２１００
原告
ザイリンクスインコーポレイテッド
同代表者
ロバート シー． ヒンクリー
同訴訟代理人弁理士
小橋一男
同
小橋正明
東京都千代田区霞が関３丁目４番３号
被告
特許庁長官 荒井寿光
同指定代理人
竹井文雄
同
逸見輝雄
同
及川泰嘉
同
小池隆
主文
原告の請求を棄却する
訴訟費用は原告の負担とする。
この判決に対する上告のための附加期間を９０日と定める。
事実
第１ 当事者の求めた裁判
１ 原告
「特許庁が平成３年審判第１８４５９号事件について平成６年８月５日にした審決を取り消す。訴訟費用は被告の負担とする。」との判決
２ 被告
主文第１、２項と同旨の判決
第２ 請求の原因
１ 特許庁における手続の経緯
原告は、昭和６０年９月２６日、名称を「形態適合可能論理アレイ用特別相互接続」とする発明（以下、「本願発明」という。）につき、１９８４年９月２６日アメリカ合衆国においてした特許出願に基づく優先権を主張して特許出願（昭和６０年特許願第２１１１９３号）をしたが、平成３年６月７日拒絶査定を受けたので、同年９月３０日審判を請求した。特許庁は、この請求を平成３年審判第１８４５９号事件として審理した結果、平成６年８月５日、「本件審判の請求は、成り立たない。」との審決をし、その謄本は、同年９月１日原告に送達された。
２ 本願発明の要旨
各々が少なくとも１個の入力リードと少なくとも１個の出力リードとを持った複数個の形態適合可能論理要素、
複数個の一般相互接続リードと前記一般相互接続リードの選択したものを相互接続するための複数個のプログラム可能な一般相互接続部とを具備する一般相互接続構成体、
各入力リードに対する１つ又はそれ以上のアクセス接続部であってその各々が対応する一般相互接続リードを前記入力リードへ接続させるためのものである入力アクセス接続部、
各出力リードに対する１つ又はそれ以上のアクセス接続部であってその各々が前記出力リードを対応する一般相互接続リードへ接続させるためのものである出力アクセス接続部、
与えられた形態適合可能論理要素の与えられた出力リードを与えられた形態適合可能論理要素の与えられた入力リードへ接続させる電気的回路があり前記電気的回路が前記各入力及び出力アクセス接続部と前記一般相互接続リードの１つの少なくとも一部を包含するように前記一般相互接続接続部と前記入力及び出力アクセス接続部をプログラムする手段、
前記形態適合可能論理要素の１つの選択した出力リードが別の形態適合可能論理要素の選択した入力リードにプログラム可能アクセス接続部を介して接続させることを可能とする少なくとも１個の特別相互接続回路であって該一般相互接続構成体内のいずれのリード部分も接続部も包含することのない特別相互接続回路、
を有することを特徴とする形態適合可能論理アレイ。（別紙図面１参照）
３ 審決の理由の要点
(1) 本願発明の要旨は、前項記載のとおりである。
(2) これに対して、特開昭５９－１６１８３９号公報（以下「引用例」という。）の、第１図（別紙図面２参照）とそれに関連する説明には、「第１図は一実施例である１個の配線アレイチップの略線図であり、１個のチップ上に形成されている。ａ１～ａｎ及びｂ１～ｂｎは横方向結線用の入出力端子で対応する端子間には配線パターン１０－１～１０－ｎが設けられている。ｃ１～ｃｉ及びｄ１～ｄｉは縦方向結線用の入出力端子で、この場合も対応する端子間に配線パターン１１－１～１１－ｉが設けられている。ｅ１～ｅｍ及びｆ１～ｆｍはループ結線用の入出力端子であり、これらループ結線用端子は各１本の配線パターン１２－１～１２－ｍ及び１３－１～１３－ｍに接続されている。各入出力端子はチップの周縁部に設置されている。横方向の配線パターン１０－１～１０－ｎ及び縦方向の配線パターン１１－１～１１－ｉ、並びに各配線パターン１０－１～１０－ｎ、１１－１～１１－ｉ、１２－１～１２－ｍ及び１３－１～１３－ｍ間の交点にはプログラム可能なスイッチング素子１４が配置されている。」と記載されており、また、第２図（別紙図面２参照）とそれに関連する説明には、「この実施例の配線アレイチップを用いてＰＬＡボードを構成した例を第２図に示す。２１は基板で、その基板２１上には９個のＰＬＡアレイチップ２２（２２－１～２２－９）と９個の配線アレイチップ２３（２３－１～２３－９）とが、図の如く交互に配列されている。横方向に隣接するＰＬＡアレイチップと配線アレイチップの間は横方向の配線パターン２４により接続され、縦方向に隣接する配線アレイチップ間は縦方向の配線パターン２５により接続されている。また配線アレイチップ２３－３と２３－６の間、及び２３－６と２３－９の間には、ループを構成するための配線パターン２６が設けられている。」と記載されている。
(3)〈１〉 そこで、本願発明と引用例に記載のものとを対比すると、本願発明の「形態適合可能論理要素」は、引用例のＰＬＡアレイチップ２２に相当し、本願発明の「複数個の一般相互接続リードと前記一般相互接続リードの選択したものを相互接続するための複数個のプログラム可能な一般相互接続接続部とを具備する一般相互接続構成体」は、引用例の配線アレイチップ２３及び配線パターン２４、２５、２６に相当する。また、本願発明の「入力アクセス接続部」、及び「出力アクセス接続部」は、引用例の配線パターン１０－１～１０－ｎと配線パターン１１－１～１１－ｉとの間のプログラム可能なスイッチング素子１４からなる接続部に相当する。
〈２〉 さらに、本願発明の「与えられた形態適合可能論理要素の与えられた出力リードを与えられた形態適合可能論理要素の与えられた入力リードへ接続させる電気的回路があり前記電気的回路が前記各入力及び出力アクセス接続部と前記一般相互接続リードの１つの少なくとも一部を包含するように前記一般相互接続接続部と前記入力及び出力アクセス接続部をプログラムする手段」は、引用例においても配線アレイチップ２３内のスイッチング素子１４のプログラミングにより、与えられたＰＬＡアレイチップ２２の与えられた端子を与えられたＰＬＡアレイチップ２２の与えられた端子に接続できるわけであるから、引用例に記載されたものと実質的に相違するものではない。
〈３〉 したがって、本願発明は、「前記形態適合可能論理要素の１つの選択した出力リードが別の形態適合可能論理要素の選択した入力リードにプログラム可能アクセス部を介して接続させることを可能とする少なくとも１個の特別相互接続回路であって該一般相互接続構成体内のいずれのリード部分も接続部も包含することのない特別相互接続回路」を有するのに対して、引用例はその様な構成を有していない点で相違し、その余において両者は軌を一にしている。
(4) 前記相違点について検討すると、例えばプリント基板の配線において、既存の配線パターンで配線しきれない場合特別の接続回路を設けることは当業者にとって常套手段であるところ、本願発明のような形態適合可能論理要素の間を配線するにあたって一般相互接続リードの他に一般相互接続構成体内のいずれのリード部分も接続部も包含することのない特別相互接続回路を設けることは当業者にとって設計段階で必要に応じて容易に着想しうるところと認められ、格別困難なこととはいえない。そして、この特別相互接続の手段として、特別相互接続回路が、前記形態適合可能論理要素の１つの選択した出力リードが別の形態適合可能論理要素の選択した入力リードにプログラム可能アクセス接続部を介して行う点については、引用例に記載された一般相互接続手段としてのプログラム可能なアクセス接続部を用いているのであるから、特別相互接続回路にもこのプログラム可能アクセス接続部を適用することは、当業者なら容易に想到しうることといわざるをえない。
(5) したがって、本願発明は、引用例に記載された発明に基づいて当業者が容易に発明することができたものであるから、特許法２９条２項の規定により特許を受けることができない。
４ 審決を取り消すべき事由
審決の理由の要点(1)、(2)は認める。
同(3)〈１〉のうち、本願発明の「形態適合可能論理要素」は、引用例のＰＬＡアレイチップ２２に相当すること、本願発明の「入力アクセス接続部」及び「出力アクセス接続部」は、引用例の配線パターン１０－１～１０－ｎと配線パターン１１－１～１１－ｉとの間のプログラム可能なスイッチング素子１４からなる接続部に相当することは争い、その余は認める。
同(3)〈２〉のうち、本願発明の「与えられた形態適合可能論理要素の与えられた出力リードを与えられた形態適合可能論理要素の与えられた入力リードへ接続させる電気的回路があり前記電気的回路が前記各入力及び出力アクセス接続部と前記一般相互接続リードの１つの少なくとも一部を包含するように前記一般相互接続接続部と前記入力及び出力アクセス接続部をプログラムする手段」が、引用例に記載されたものと実質的に相違するものではないことは争い、その余は認める。
同(3)〈３〉のうち、その余において両者は軌を一にしていることは争い、その余は認める。
同(4)のうち、「本願発明のような形態適合可能論理要素の間を配線するにあたって一般相互接続リードの他に一般相互接続構成体内のいずれのリード部分も接続部も包含することのない特別相互接続回路を設けることは当業者にとって設計段階で必要に応じて容易に着想しうるところと認められ、格別困難なこととはいえない」こと、及び、「特別相互接続回路にもこのプログラム可能アクセス接続部を適用することは、当業者なら容易に想到しうることといわざるを得ない」ことは争い、その余は認める。
同(5)は争う。
審決は、一致点の認定を誤り、相違点についての判断を誤ったため、進歩性の判断を誤った違法があるから、取り消されるべきである。
(1) 取消事由１（一致点の認定の誤り）
〈１〉 形態適合可能論理要素
審決は、本願発明の「形態適合可能論理要素」は、引用例のＰＬＡアレイチップ２２に相当すると認定するが、誤りである。
(a) 本願発明における形態適合可能論理要素は、「少なくとも１個の入力リードと少なくとも１個の出力リード」とを具備することを要件としている。
これに対し、引用例の記載によれば、ＰＬＡアレイチップ２２はチップ外部との信号をやりとりするための複数個の入出力端子、すなわち入力端子としても又は出力端子としても使用可能な端子、を有するものであって、入力端子及び出力端子としてあらかじめ特定された別個の端子を有するものではないから、入力リード及び出力リードを有するものでもない。
被告は、ＰＬＡに関する技術常識を参酌すると、ＰＬＡは入力端子及び出力端子を有するものが一般的なものである旨主張する。
しかしながら、乙第１号証図８．２がＰＬＡの技術常識を示すものであるとしても、引用例に記載のものがそのようなＰＬＡの技術常識に基づくものであることは、引用例には全く記載も示唆もされていない。かえって、引用例には、ＰＬＡアレイチップ２２が複数個の入出力端子を有することが明記されている。
(b) 被告は、引用例のＰＬＡアレイチップの入力端子に接続される配線パターンが入力リードであり、出力端子に接続される配線パターンが出力リードである旨主張する。
しかしながら、別紙図面３（引用例の第２図の各配線アレイチップ内に第１図の詳細な構成を示したもの）から明らかなように、配線パターン１０－１は、配線アレイチップ２３－６上に設けられた最も上側の水平方向の配線パターンであって、それは、基板２１上に設けられたその左側の配線パターン２４のうちの最も上側の配線パターン２４を介してＰＬＡアレイチップ２２－３の出力端子Ｂ１に接続されると共に、同じく基板２１上に設けられたその右側の配線パターン２４のうちで最も上側の配線パターン２４を介してＰＬＡアレイチップ２２－６の入力端子Ａ１に接続されている。したがって、配線パターン１０－１は、入出力リードであることになる。したがって、引用例のＰＬＡアレイチップ２２は、複数個の入出力リードを有することとなるが、別個の入力リードと出力リードとを有することにはならない。
さらに、被告は、配線パターン１０－１が出力リードとして作用するものであれば、ＰＬＡアレイチップ２２－６の入力端子Ａ１には接続しないのが普通の使用方法である旨主張する。しかしながら、被告主張の別紙図面４の配設状態は、引用例の第２図（別紙図面２参照）において各チップの左右において配線パターン２４が左右対称に配設された状態が示されていることと相違している。引用例においては、標準的なＰＬＡアレイチップが使用され（甲第３号証２頁左下欄１８行、１９行）、通常、ＰＬＡアレイチップは左右の側部に沿って同数の入出力端子を有するものであるところ、被告主張の別紙図面４におけるＰＬＡアレイチップ２２は、左右の側部に沿って左右非対称的に配置された入力及び出力端子を有するものであって、引用例の標準的なＰＬＡアレイチップが使用されることと相違している。また、たとい引用例においてＰＬＡアレイチップ２２－３の出力端子Ｂ１がＰＬＡアレイチップ２２－６の入力端子Ａ１に強制的に接続されるとしても、プログラミングの自由度が制限されるとはいえ、全体として所望の任意の論理回路を構成することが可能なことに変わりはないから、強制接続を理由に被告主張の別紙図面４の構成のように読み取るべきことにはならない。さらに、引用例に記載のものは、１個のＰＬＡに設ける入出力端子数を多くしその用途を広げることを目的としているところ（甲第３号証２頁右下欄１０行ないし１８行）、被告主張の別紙図面４の構成は、その目的に逆らうものである。
〈２〉 入力アクセス接続部、出力アクセス接続部
審決は、本願発明の「入力アクセス接続部」及び「出力アクセス接続部」は、引用例の配線パターン１０－１～１０－ｎと配線パターン１１－１～１１－ｉとの間のプログラム可能なスイッチング素子１４からなる接続部に相当すると認定するが、誤りであり、本訴において訂正後の主張も誤りである。
前記〈１〉で述べたとおり、引用例に記載のものは、入力端子としても出力端子としても使用可能な端子を有するものであるから、引用例には、各入力リードに対しての入力アクセス接続部及び各出力リードに対しての出力アクセス接続部を設けることの記載も示唆もない。
〈３〉 プログラムする手段
審決は、本願発明の「与えられた形態適合可能論理要素の与えられた出力リードを与えられた形態適合可能論理要素の与えられた入力リードへ接続させる電気的回路があり前記電気的回路が前記各入力及び出力アクセス接続部と前記一般相互接続リードの１つの少なくとも一部を包含するように前記一般相互接続接続部と前記入力及び出力アクセス接続部をプログラムする手段」が、引用例に記載されたものと実質的に相違するものではないと認定するが、誤りである。
本願発明は、一般相互接続部並びに入力及び出力アクセス接続部をプログラムする手段を有し、それを形態適合可能論理アレイ集積回路チップ上に設けることを構成要件としている。これを実施例により説明すると、本願明細書（甲第２号証）第５図のシフトレジスタを構成するメモリセルが本願発明の「プログラムする手段」に対応し、これらのメモリセル内に所望の形態制御ビットを格納することによって、一般相互接続部と入力及び出力アクセス接続部がプログラムされて論理要素間の接続状態が確立するものである。そして、プログラムする手段を形態適合可能論理アレイ集積回路チップ上に設けることによって、システム及びプログラマ（書込み装置）から着脱することなしにシステムの開発を行うことを可能とするとの効果を奏する。
これに対し、引用例においては、配線アレイチップ２３のスイッチング素子１４はプログラムすることが可能なものであるが、それをプログラムする手段については記載されていないし、示唆もない。そうすると、配線アレイチップ２３のプログラミングは、別体のプログラマ（書込み装置）を使用する公知の方法によって行うものである（甲第１６号証参照）。
(2) 取消事由２（相違点についての判断の誤り）
審決は、「本願発明のような形態適合可能論理要素の間を配線するにあたって一般相互接続リードの他に一般相互接続構成体内のいずれのリード部分も接続部も包含することのない特別相互接続回路を設けることは当業者にとって設計段階で必要に応じて容易に着想しうるところと認められ、格別困難なこととはいえない」、「特別相互接続回路にもこのプログラム可能アクセス接続部を適用することは、当業者なら容易に想到しうることといわざるをえない」と判断するが、誤りである。
〈１〉(a) 本願発明の形態適合可能論理アレイは、アレイロジックの技術分野に属するものであって、それは同一の基本構造を多数配列させた構成を有するものであり、本来的に、集積回路チップとして構成されてはじめて有効な製品とすることが可能なものであり、そのことは、本願発明当時、当業者にとって周知の事項である。したがって、実際の製品について論理アレイということのみによって、特段の事情のない限り、それは集積回路チップとして製造されるべきものであることは当業者にとって自明である（甲第８号証）。したがって、特別相互接続回路も、集積チップを製造する時点でアレイ内に製造されるものであり、アレイを一度製造した後に事後的に必要に応じて設けることが可能なものではない。
(b) また、発明の要旨の認定に当たっては、特許請求の範囲の記載を基本とすることはもちろんであるが、特許請求の範囲に記載されている技術用語や技術事項が不明確である等の特段の事情がある場合には、正しい意味内容を特定するために発明の詳細な説明の記載を参照することは合理的解釈上当然許されることである。
ところで、本願発明の「形態適合可能論理アレイ」や「形態適合可能論理要素」という用語は、本願発明の発明者らによって命名された新たな用語であり、本願発明以前に当業者の間で慣用されていたものではない。したがって、本願発明の特許請求の範囲において使用されているこれらの用語の正確な意味内容を把握するためには発明の詳細な説明の記載を参酌する必要があることは明らかである。
そして、本願明細書（甲第２号証）を検討すると、発明を一般的に説明する記載部分においても、また、すべての実施例においても、ＩＣチップのみが記載されており、かつ、ＩＣチップとして構成された場合に意味のある効果（「ダイ寸法を減少」させること－９頁３行）が得られることも記載されているが、プリント基板に実装する態様については記載されていないばかりかそのことを示唆するような記載もない。そうすると、本願発明の形態適合可能論理アレイとは、ＩＣチップとして形成されるべきものであり、プリント基板を用いた実装技術のものを包含するものではないことは当業者にとって明らかである。
(c) また、本願発明の要旨に使用されている「プログラム可能」という用語は、一般的に、ＩＣを製造した後にユーザが自分の所望する配線などのプログラムすべき内容をＩＣにプログラムすることを意味するものとして当業者間において理解されている（甲第６、第７号証）。被告が引用している乙第１、第２号証は、いずれも「プログラマブルロジックアレイ」に関するものである。
〈２〉(a) そして、プリント基板上の回路に特別の接続回路を設けることが当業者にとって常套手段であったとしても、プリント基板上の回路と本願発明の形態適合可能論理アレイとは、基本的には、前者が複数個の部品を同一のプリント基板上に実装する場合の技術であり、後者が集積回路チップ技術であるという点において技術分野が著しく異なっているのであり、このような技術分野及び技術的性質における差異を看過してプリント基板上の配線技術から本願発明の特別相互接続回路を設けることは当業者に容易であるとすることはできない。
(b) 被告は、仮に本願発明の形態適合可能論理アレイが集積回路チップ技術であるとしても、特定の２点を接続する配線を「直接接続」と定義し、本願発明における特別相互接続回路は被告の定義する直接接続を行うためのものであると主張する。しかしながら、〔(3)２３頁〕本願発明における特別相互接続回路はあらかじめ決められている特定の２つの点を接続するという意味においての直接接続を行うためではなく、飽くまでもユーザがプログラムすることが可能なアクセス接続部を介して特定の形態適合可能論理要素の選択した入力リードへ接続させることが可能なものである。したがって、被告のいう「直接接続」と本願発明の特別接続とは、その構成も、効果も著しく異なるものである。
さらに、被告は、乙第３号証の第１図と第２図とを組み合わせることにより本願発明が容易に想到可能であると主張するが、乙第３号証の第２図は、第１図の構成における欠点を解消するものとして提案されているものであり、第１図と第２図とを組み合わせたのでは、第１図の欠点がそのまま存在するばかりか、相互に矛盾する構成となって動作不能の構成となってしまう。しかも、乙第３号証は、マスクによって集積回路製造業者がプログラムするものである。
被告は、論理回路実現方法として、ＩＣ製造時にプログラムする方法とＩＣ製造後にプログラムする方法とが均等な方法であったことは当業者における技術常識である旨主張するが、マスクを使用したプログラミングの場合には、寸法が小形であるという利点を有し、高速性能が得られるが、高価であり、変更が不可能であるという欠点を有する等、両者は顕著な技術的及び作用効果上の差異を有しており、それらのいずれのプログラミング方法を使用するかはそれぞれの適用場面によって採択されるべきものであって、単純に択一的に選択可能なものではない。
第３ 原告の主張に対する認否及び反論
１ 請求の原因１ないし３は認める。同４は争う。審決の認定、判断は正当であって、原告主張の誤りはない。
２ 反論
(1) 本願発明と引用例との対比についての主張の訂正
〈１〉 本願発明の「入力リード」は、引用例（別紙図面４参照）の横方向の配線パターン２４及び配線アレイチップうち配線パターン１０－１～１０－ｎのうちＰＬＡアレイチップ２２の入力端子に接続されるもの（以下「Ａ」という。）に相当する。
本願発明の「出力リード」は、引用例の横方向の配線パターン２４及び配線アレイチップ内の配線パターン１０－１～１０－ｎのうちＰＬＡアレイチップ２２の出力端子に接続されるもの（以下「Ｂ」という。）に相当する。
本願発明の「形態適合可能論理要素」は、引用例のＰＬＡアレイチップ２２と上記Ａ及びＢとからなるものに相当する。
〈２〉 本願発明の「一般相互接続リード」は、引用例の縦方向の配線パターン２５、ループを構成するための配線パターン２６、配線アレイチップ内の配線パターン１１－１～１１－ｉ、配線パターン１２－１～１２－ｍ及び１３－１～１３－ｍ（以下「Ｃ」という。）に相当する。
本願発明の「一般相互接続接続部」は、引用例の配線パターン１２－１～１２－ｍと配線パターン１１－１～１１－ｉとの交点、及び配線パターン１２－１～１２－ｍと配線パターン１３－１～１３－ｍとの交点に位置するスイッチング素子（以下「Ｄ」という。）に相当する。
本願発明の「一般相互接続構成体」は、ＣとＤとからなるものに相当する。
〈３〉 本願発明の「入力アクセス接続部」は、Ａと配線アレイチップ内の配線パターン１１－１～１１－ｉ、配線パターン１３－１～１３－ｍとの交点に存在するスイッチング素子（以下「Ｅ」という。）に相当する。
本願発明の「出力アクセス接続部」は、Ｂと配線アレイチップ内の配線パターン１１－１～１１－ｉ、配線パターン１３－１～１３－ｍとの交点に存在するスイッチング素子（以下「Ｆ」という。）に相当する。
〈４〉 本願発明の「前記一般相互接続接続部と前記入力及び出力アクセス接続部をプログラムする手段」は、Ｄ、Ｅ、Ｆをプログラムする手段に相当する。
(2) 取消事由１について
〈１〉(a) 引用例のＰＬＡアレイチップは、入出力端子を有するものであるが、ＰＬＡに関する技術常識を参酌すると（例えば、乙第１号証の図８．２参照）、ＰＬＡは、入力端子と出力端子を有するものが一般的なものであるので、引用例のＰＬＡアレイチップも入力端子と出力端子を有しているものとするのが妥当である。また、引用例中の「入出力端子」という用語は、ＰＬＡに関する技術常識を参酌すれば、入力端子と出力端子との総称として用いられていることは明らかである。
したがって、ＰＬＡアレイチップの入力端子に接続される配線パターンが入力リードであり、出力端子に接続される配線パターンが出力リードとなる。例えば、別紙図面４において、ＰＬＡアレイチップ２２－３の出力端子が配線パターン２４のうちの１つを介して接続されるのであれば、その配線パターン２４のうちの１つと配線パターン１０－１は、本願発明の出力リードに相当し、同様に、ＰＬＡアレイチップ２２－６の入力端子が配線アレイチップ２３－６の端子ｂ２に配線パターン２４のうちの１つを介して接続されるのであれば、その配線パターン２４のうちの１つと配線１０－２は、本願発明の入力リードに相当する。
(b) 引用例の「この例のＰＬＡボードは、複数個の標準的なＰＬＡアレイチップ２２と、複数個の標準的な配線アレイチップ２３を一枚の基板上に配置し、それらの間を予め配線パターン２４、２５、２６により結線したＰＬＡの標準的なボードであり、用途に応じてＰＬＡアレイチップ２２及び配線アレイチップ２３にプログラムを施すようにしたものである。」（２頁左下欄１８行ないし右下欄５行）、「以上のように本発明の配線アレイチップはスイッチング素子のプログラミングにより、論理回路素子等のチップ間に所望の任意の結線を施すことができるように構成されている」（３頁左上欄１１行ないし１４行）との記載から明らかなように、引用例のＰＬＡボードは、所望の任意の論理回路を構成するために用いられるものであるから、ＰＬＡアレイチップの出力端子は、配線アレイチップを介して他のＰＬＡアレイチップの任意の入力端子に接続できるものである。そうすると、配線パターンは、別紙図面４のようになっていると解すべきである。これを原告主張の別紙図面３のように配線パターン１０－１の両側に配線パターン２４が接続されているとすると、ＰＬＡアレイチップ２２－３の出力端子Ｂ１は、ＰＬＡアレイチップ２２－６の入力端子Ａ１に強制的に接続されることになり、その結果、所望の任意の論理回路を構成するものとはならない。
原告は、被告主張の別紙図面４の構成は、１個のＰＬＡに設ける入出力端子数を多くしその用途を広げるという引用例の目的に逆らうものである旨主張するが、別紙図面４から明らかなように、別紙図面３の入力端子Ａ１の位置には、そもそもＰＬＡの端子は存在せず、別紙図面４の構成においては、３個のＰＬＡアレイチップの入出力端子はすべてＰＬＡボードの入出力端子となり得るものであるから、別紙図面４のように解することは、何ら引用例の記載と矛盾しない。
(c) したがって、配線アレイチップ２３－６の配線パターン１０－１～１０－ｎは、本願発明の入力リード、出力リードの一部に相当するものであり、出力リードであるとともに入力リードでもあるものではない。
〈２〉 (1)で訂正後の対応関係の認定に誤りはない。
〈３〉 「プログラムする手段」についての原告の主張は、当業者の技術常識に反する恣意的なものである。すなわち、ＰＬＡに用いられる「プログラマ」は、操作者がキー入力等によりＰＬＡへの書込みデータをプログラマに入力し、プログラマの内部でＰＬＡへの電気信号に変換してＰＬＡへ加えるという機能を有するものであり、このようなプログラマは本願発明の形態適合可能論理アレイをプログラムするためにも当然必要なものである。本願発明のシフトレジスタがプログラマの機能を有すると解することは、当業者の技術常識に反する。シフトレジスタは、入力端子に入力したデータを転送・記憶して、そのまま出力端子から出力するものであり、プログラマのような複雑な機能は持ち得ないものである。したがって、本願発明の「プログラムする手段」とは、プログラマからの電気信号を形態適合論理アレイ内のプログラム可能な素子に伝えるための手段と理解すべきである。
上記の意味の「プログラムする手段」は、引用例においてもプログラマからの電気信号をプログラム可能な素子に伝えるためには当然に必要なものであり、引用例のＰＬＡアレイチップも、それを当然に具備しているものである（乙第８、第９号証参照）。また、引用例の配線アレイチップは、ＰＬＡと同様のプログラミングが行われるものであるから、配線アレイチップもＰＬＡアレイチップと同様に「プログラムする手段」を有しているものである。
さらに、前記のとおり、本願発明の形態適合可能論理アレイは１つのチップとして形成されたものに限られないから、「プログラムする手段」も１つのチップに形成されるものに限られない。
したがって、引用例は、本願発明の「プログラムする手段」に相当するものを有するものであり、この点の審決の認定に誤りはない。
(3) 取消事由２について
〈１〉(a) ＰＬＡは、通常ＩＣやＬＳＩとして製品化されているものであるが、本願発明は単一のＰＬＡに相当するものではなく、複数のＰＬＡをアレイ状に配列し、その間の配線を行うものであって、それら全体を１つのチップとして形成することは、本願特許請求の範囲には記載されていない。したがって、本願発明は、プリント基板を用いた実装技術を包含することにならざるを得ない。
(b) 乙第１号証の「８．プログラマブル・ロジックアレイ」の項には、「ＰＬＡのプログラムの方法としてはＲＯＭと同様に、ＩＣの製造時に使う素子間結線用マスクでプログラムする方法（マスクＰＬＡ）、およびフィールドで書込み装置を用いて電気的にプログラムする方法（ＦＰＬＡ）とがある。」と記載され、乙第２号証（２頁左上欄から右欄）にも、プログラマブル・ロジックアレイには、マスクＰＬＡとフィールドＰＬＡとがあることが示されている。フィールドＰＬＡのプログラムの方法は、プログラムする前の状態のＩＣをまず製造し、ＩＣの完成した後にＩＣのユーザが電気的にプログラムするものであるが、マスクＰＬＡのプログラムの方法は、ＩＣの製造時に配線を形成する工程においてプログラムするものである。したがって、「プログラム可能」という用語は、その両方のプログラムを含む上位概念を意味するものであるから、プログラムがいつ行われたかに関係なく、ＩＣにユーザの仕様に応じた機能を持たせ得るようにしたものという程度の意味であり、この用語をＩＣの完成した後で電気的にプログラムするというような意味に限定して解することはできない。
原告は、甲第６、第７号証を挙げるが、これらはいずれもＲＯＭについてのものであり、本願発明のＰＬＡとは分野の異なるものである。また、原告は、甲第８号証を挙げるが、これには、ＰＬＡの分類方法はＲＯＭの分類と同様であり、マスクＰＬＡはマスクＲＯＭに、ＦＰＬＡはＰＲＯＭに対応する関係にあること、すなわち、ＰＬＡにおける「フィールド」とＲＯＭにおける「プログラマブル」が対応する関係にあることは示されているが、ＰＲＯＭにおける「プログラマブル」がＰＬＡにおける「フィールド」の意味に限定されるべきことを示すものではない。本願発明は、ＰＬＡの分野に属するものであるから、ＲＯＭにおける用語の解釈を適用すべきではなく、ＰＬＡにおける用語の解釈を適用すべきである。
〈２〉(a) 本願発明がプリント基板を用いた実装技術を包含するものであることは、前記〈１〉のとおりであるから、特別相互接続回路を設け、特別相互接続回路にもプログラム可能なアクセス接続部を適用することは、審決認定のとおり、当業者が容易に想到し得ることである。
(b) 仮に本願発明の形態適合可能論理アレイが集積回路チップ技術であるとしても、一般的に、ａ点とｂ点とに配線を行う場合、導電材料でａ点とｂ点を接続することによって配線すること（以下「直接接続」という。）が普通である。通常、ＩＣやプリント基板の配線は直接接続によって行われることが多いが、このようにして製造されたＩＣ等は、製造業者が設計した単一の機能を有する。これに対して、本願発明や引用例のような一般相互接続構成体を用いた配線をＩＣ等の配線に適用すれば、プログラムされる前の状態では、そのＩＣ等の機能は決定されておらず、プログラムされた後ではユーザの設計した単一の機能を有するようになる。このように、一般相互接続構成体を用いたＩＣはその機能が汎用的であるという利点を有するが、その一方で、どのような配線も行い得るようにするためには一般相互接続構成体の量が膨大なものになるという問題を有しており、さらに、電気的なプログラムを可能にするためには、その接続点において配線上の信号の遅延が増大するという問題も有するものである。したがって、一般相互接続構成体を用いる場合、そのような問題を軽減するために、その汎用性をある程度犠牲にしても直接接続の配線を併用することは、当業者における当然の発想であり、本願発明の特別相互接続回路はその直接接続を行うためのものであるから、一般相互接続構成体と特別相互接続回路とを組み合わせた本願発明の構成は、当業者が容易に想到し得たものである。
さらに、周知例である乙第３号証についてみれば、その第２図は、半導体基板上の回路ブロック間の帯状領域に複数の配線が縦横になされており、それらがスルーホールコンタクトでプログラム可能に接続されており、本願発明における一般相互接続構成体を用いた配線に相当するものである。また、第１図の配線はスルーホールコンタクトを用いて直接接続を行うものであるから、本願発明の特別相互接続回路に相当し、第２図の配線と組み合わせて用いる程度のことは、当業者が適宜なし得る事項にすぎない。乙第３号証は、ＩＣ製造時にプログラムされるものであり、ユーザがプログラムするものではないが、論理回路の実現方法として、ＩＣ製造時にプログラムする方法とＩＣ製造後にプログラムする方法とが均等な方法であったことは当業者における技術常識である（乙第７号証１頁左下欄１５行ないし右下欄４行）。
また、本願発明の要旨において、ユーザがプログラム可能な配線を用いる点は限定されていないが、配線の方法としてユーザがプログラム可能な配線を用いることは、当業者における周知事項である（乙第５、第６号証）。
第４ 証拠
証拠関係は、本件記録中の書証目録記載のとおりであって、書証の成立はいずれも当事者間に争いがない。
理由
１ 請求の原因１（特許庁における手続の経緯）、同２（本願発明の要旨）及び同３（審決の理由の要点）については、当事者間に争いがない。
そして、審決の理由の要点(2)（引用例の記載事項の認定）は、当事者間に争いがなく、同(3)（一致点、相違点の認定）〈２〉のうち、本願発明の「与えられた形態適合可能論理要素の与えられた出力リードを与えられた形態適合可能論理要素の与えられた入力リードへ接続させる電気的回路があり前記電気的回路が前記各入力及び出力アクセス接続部と前記一般相互接続リードの１つの少なくとも一部を包含するように前記一般相互接続接続部と前記入力及び出力アクセス接続部をプログラムする手段」が、引用例に記載されたものと実質的に相違するものではないことを除く事実、同(3)〈３〉のうち、その余において両者は軌を一にしていることを除く事実は、当事者間に争いがない。
２ 原告主張の取消事由の当否について検討する。
(1) 取消事由１〈１〉、〈２〉について
〈１〉 被告は、審決段階においては、本願発明の一般相互接続構成体は、引用例の配線アレイチップ２３及び配線パターン２４、２５、２６に相当するとしたが、本訴において、配線パターン２４まで含めて相当するとしたのは誤りであったとして、本願発明の「入力リード」は、引用例の横方向の配線パターン２４及び配線アレイチップ内の配線パターン１０－１～１０－ｎの内でＰＬＡアレイチップ２２の入力端子に接続されるものに相当し、本願発明の「出力リード」は、引用例の横方向の配線パターン２４及び配線アレイチップ内の配線パターン１０－１～１０－ｎの内でＰＬＡアレイチップ２２の出力端子に接続されるものに相当する等と主張するに至っている（原告は、審決の認定を変更する点自体において既に違法である旨主張するが、新たに主張された事実が拒絶理由通知で引用された引用例の範囲内にある限り、認定の変更自体から違法であると解することはできないから、この点の原告の主張は採用できない。）。
そこで、被告の訂正後の主張の当否について検討すると、引用例の記載事項は前記のとおりであるところ、これによれば、引用例におけるＰＬＡアレイチップは、別紙図面４のように、その出力端子及び入力端子に配線パターン２４が接続され、さらに、配線アレイチップ内の配線パターン１０－１ないし１０－ｎに接続されているから、この配線パターン２４及び配線パターン１０－１ないし１０－ｎを通して信号が入力又は出力することになり、したがって、上記配線パターン２４及び配線パターン１０－１ないし１０－ｎは、ＰＬＡアレイチップの入力端子に接続されたものが入力リードとして、ＰＬＡアレイチップの出力端子に接続されたものが出力リードとして、それぞれ機能するものと認められる。そうすると、本願発明の「形態適合可能論理要素」は引用例のＰＬＡアレイチップ２２に相当するとした審決の認定に誤りはないと認められる。
さらに、本願発明の「入力リード」及び「出力リード」に相当するものを上記のように解すると、本願発明の「一般相互接続リード」は、引用例の縦方向の配線パターン２５、ループを構成するための配線パターン２６、配線アレイチップ内の配線パターン１１－１～１１－ｉ、配線パターン１２－１～１２－ｍ及び１３－１～１３－ｍ（「Ｃ」）に相当し、
本願発明の「一般相互接続接続部」は、引用例の配線パターン１２－１～１２－ｍと配線パターン１１－１～１１－ｉとの交点、及び配線パターン１２－１～１２－ｍと配線パターン１３－１～１３－ｍとの交点に位置するスイッチング素子（「Ｄ」）に相当し、本願発明の「一般相互接続構成体」は、上記ＣとＤとからなるものに相当すると解すべきこととなる。そして、上記のように引用例のＰＬＡアレイチップは入力リード及び出力リードを有するところ、これらのリードと縦方向配線パターンを接続するスイッチング素子は、入力アクセス接続部及び出力アクセス接続部を構成することとなるから、本願発明の「入力アクセス接続部」、「出力アクセス接続部」は、引用例の上記入力リード又は出力リードと配線パターン１１－１～１１－ｉ、配線パターン１３－１ないし１３－ｍとの交点に存在するスイッチング素子１４に相当すると解すべきこととなる。そうすると、被告の訂正後の主張によれば、原告主張の取消事由１〈１〉、〈２〉の点につき、一致点の誤認はないと認められる。
〈２〉(a) 原告は、引用例の記載によれば、ＰＬＡアレイチップ２２は入力端子としても出力端子としても使用可能な端子を有するものであるから、入力リード及び出力リードを有するものではない旨主張する。
しかしながら、乙第１号証によれば、「集積回路応用ハンドブック」（１９８１年６月３０日 朝倉書店発行）には、「具体的なＰＬＡの一例としてIntersil社製のＩＭ５２００ＦＰＬＡについて機能の概要を述べる。このＰＬＡは・・・１４本の入力端子と８本の出力端子をもっている。」（２９５頁１３行ないし１５行）と記載され、図８．２（同頁）には、入力バッファに接続された入力端子及び出力バッファに接続された出力端子を有するＰＬＡが図示されていることが認められ、また、甲第８号証によれば、「ＰＬＡの使い方（電子科学シリーズ８０）」（１９８２年３月１０日３版 産報出版株式会社発行）の図１．２「ＰＬＡの基本構造」（１３頁）には、ＡＮＤアレイとＯＲアレイとから構成されたＰＬＡが示され、このＰＬＡはｘ１ないしｘ４の入力端子あるいは入力リード、ｙ１ないしｙ３の出力端子あるいは出力リードを備えていることが示されていると認められる。これらの事実によれば、引用例のＰＬＡは、他の通常のＰＬＡと同様に、入力リード及び出力リードを有し、引用例中の「入出力端子」との用語も、入力及び出力の総称として使用されているにすぎないと認められ、このことは引用例に接する当業者にとって自明のことであると認められる。
よって、この点の原告の主張は採用できない。
(b) 原告は、別紙図面３から明らかなように、配線パターン１０－１は、配線アレイチップ２３－６上に設けられた最も上側の水平方向の配線パターンであって、それは、基板２１上に設けられたその左側の配線パターン２４のうちの最も上側の配線パターン２４を介してＰＬＡアレイチップ２２－３の出力端子Ｂ１に接続されると共に、同じく基板２１上に設けられたその右側の配線パターン２４のうちで最も上側の配線パターン２４を介してＰＬＡアレイチップ２２－６の入力端子Ａ１に接続されているから、配線パターン１０－１は、入出力リードであることになり、引用例のＰＬＡアレイチップ２２は別個の入力リードと出力リードとを有することにはならない旨主張する。
しかしながら、引用例の第１図及び第２図（別紙図面２参照）を見ても、配線アレイチップとＰＬＡアレイチップ等との配線がどのようになっているかは明瞭ではないところ、甲第３号証によれば、引用例には、「この例のＰＬＡボードは、複数個の標準的なＰＬＡアレイチップ２２と、複数個の標準的な配線アレイチップ２３を一枚の基板上に配置し、それらの間を予め配線パターン２４、２５、２６により結線したＰＬＡの標準的なボードであり、用途に応じてＰＬＡアレイチップ２２及び配線アレイチップ２３にプログラムを施すようにしたものである。」（２頁左下欄１８行ないし右下欄５行）、「以上のように本発明の配線アレイチップはスイッチング素子のプログラミングにより、論理回路素子等のチップ間に所望の任意の結線を施すことができるように構成されている」（３頁左上欄１１行ないし１４行）と記載されていることが認められ、これらの記載によれば、引用例のＰＬＡボードは、所望の任意の論理回路を構成するために用いられるものであることが認められ、また、縦方向の配線パターンの左側に横方向のスイッチング素子１４－１を有する配線アレイチップにおいて原告主張の別紙図面３のように解すると、スイッチング素子１４－１をプログラムすることによって、例えば、ＰＬＡアレイチップ２２－３の出力端子Ｂ１は、ＰＬＡアレイチップ２２－６の入力端子Ａ１に強制的に接続されることになり、所望の任意の論理回路を構成することができなくなるから、引用例の第１図（別紙図面２参照）の配線アレイチップを使用するものにおいては、配線アレイチップとＰＬＡアレイチップ等との配線は別紙図面４のようになっていると解すべきであり、このことは、引用例に接する当業者に自明の事項と認められる。
原告は、被告主張の別紙図面４の配設状態は、引用例の第２図（別紙図面２参照）において各チップの左右において配線パターン２４が左右対称に配設された状態が示されていることと相違していると主張するが、飽くまで概略図である引用例の第２図から配線パターン２４が左右対称に配設されていることまで示されていると解することはできない。原告は、引用例においては、標準的なＰＬＡアレイチップが使用され（甲第３号証２頁左下欄１８行、１９行）、通常、ＰＬＡアレイチップは左右の側部に沿って同数の入出力端子を有するものであるところ、被告の別紙図面４におけるＰＬＡアレイチップ２２は、左右の側部に沿って左右非対称的に配置された入力及び出力端子を有するものであって、引用例の標準的なＰＬＡアレイチップが使用されることと相違していると主張するが、被告主張の別紙図面４は、飽くまで１つの例を示したにすぎないと認められるし、通常、ＰＬＡアレイチップは左右の側部に沿って同数の入出力端子を有するとの前提自体これを認めるに足りる的確な証拠はない。また、原告は、たとい引用例においてＰＬＡアレイチップ２２－３の出力端子Ｂ１がＰＬＡアレイチップ２２－６の入力端子Ａ１に強制的に接続されるとしても、プログラミングの自由度が制限されるとはいえ、全体として所望の任意の論理回路を構成することが可能なことに変わりはないから、強制接続を理由に被告主張の別紙図面４の構成のように読み取るべきことにはならないと主張するが、上記に説示したところに照らし、採用できない。さらに、原告は、引用例に記載のものは、１個のＰＬＡに設ける入出力端子数を多くしその用途を広げることを目的としているところ、被告主張の別紙図面４の構成はその目的に逆らうものであると主張するが、別紙図面４の構成においても、３個のＰＬＡアレイチップの入出力端子はすべてＰＬＡボードの入出力端子となり得るものである。
よって、この点の原告の主張は採用できない。
〈３〉 したがって、原告主張の取消事由１〈１〉、〈２〉は理由がない。
(2) 取消事由１〈３〉について
〈１〉 原告は、本願発明は、一般相互接続部並びに入力及び出力アクセス接続部をプログラムする手段を有し、それを形態適合可能論理アレイ集積回路チップ上に設けることを構成要件としており、実施例では、本願明細書（甲第２号証）第５図のシフトレジスタを構成するメモリセルが本願発明の「プログラムする手段」に対応するものである旨主張する。
甲第１６号証（付録３）及び弁論の全趣旨によれば、一般にＰＬＡ等においてプログラムする手段とは、プログラマ（書込み装置）を意味し、ＰＬＡとは別体であることが認められる。さらに、甲第２号証によれば、本願明細書には、「形態制御信号のプログラム用レジスタ内へのローディングの為に特に使用される入力クロック信号に関しての別のＩ／Ｏパッドを使用する」（２１頁１７行ないし２０行）と記載されていることが認められ、この記載によれば、本願発明においても、プログラムをＩ／Ｏパッドを介してローディングするものであるから、上記のプログラマに相当する機能の「プログラムする手段」は内蔵していないと認められる。さらに、甲第２号証によれば、本願明細書には、「第５図のシフトレジスタは・・・動作において・・・入力信号（第６Ｄ図に図示）は、所望の論理機能を行なう為に形態適合可能論理要素を構成するか・・・アクセス接続部又は一般相互接続リード間の一般相互接続接続部を構成（プログラム）する為に形態制御ビットとしてシフトレジスタ内にストアされるべきビット列を有している。従って、入力リード５８へ印加されるパルスのシーケンスは、シフトレジスタの記憶セル内にストアされる場合に適切な態様で形態制御ビットを活性化させて所望の機能 及び／又 は相互接続結果を達成するパルスを表わしている。」（２２頁１３行ないし２３頁１１行）、「シフトレジスタのＱ１、Ｑ１、Ｑ２、Ｑ２等は論理要素又は一般相互接続接続部のパスディバイスの（形態）制御入力へ直接的に接続される。」（２６頁末行ないし２７頁２行）と記載されていることが認められ、これらの記載に、第２図、第５図、第６ａないしｈ図及びその説明（２２頁６行ないし２８頁２０行）によれば、上記シフトレジスタは、プログラマ（書込み装置）等から供給される電気信号を一般接続接続部を構成（プログラム）するための形態制御ビットの形で記憶し、この形態制御ビットによりパスディバイス（第５図ではパストランジスタ）をオン、オフ制御するものであり、形態制御ビットを格納する手段が本願発明でいう「プログラムする手段」であると解せられる。
甲第３号証によれば、引用例には、「このスイッチング素子１４としては、ＰＬＡで使用されているバイポーラトランジスタ、ＦＡＭＯＳ又はダイオードなどのように、電気的あるいは熱的に導通状態又は非導通状態にプログラムできる素子であれば、どのようなものも使用することができる。」（２頁左上欄８行ないし１３行）と記載されていることが認められる。引用例の「スイッチング素子」は本願発明の前記「パスディバイス」に相当するものであるところ、上記スイッチング素子としてバイポーラトランジスタを使用したときには、バイポーラトランジスタのオン・オフ情報を記憶するためのもの（本願発明の実施例のシフトレジスタに相当するもの）が当然必要であるから、引用例のものにおいても、本願発明における「プログラムする手段」は備えていると考えるのが技術常識に合致すると認められる。そして、弁論の全趣旨によれば、バイポーラトランジスタのオン・オフ情報を記憶するものは、バイポーラトランジスタの近傍に設けるのが技術常識であると認められるから、引用例においても、バイポーラトランジスタのオン・オフ情報を記憶するものは、チップ上に設けられたものと認められる。
そうすると、本願発明の「与えられた形態適合可能論理要素の与えられた出力リードを与えられた形態適合可能論理要素の与えられた入力リードへ接続させる電気的回路があり前記電気的回路が前記各入力及び出力アクセス接続部と前記一般相互接続リードの１つの少なくとも一部を包含するように前記一般相互接続接続部と前記入力及び出力アクセス接続部をプログラムする手段」が、引用例に記載されたものと実質的に相違するものではないとの審決の認定に誤りはないと認められる。
〈２〉 したがって、原告主張の取消事由１〈３〉は理由がない。
(3) 取消事由２について
〈１〉 審決の理由の要点(4)のうち、「例えばプリント基板の配線において、既存の配線パターンで配線しきれない場合に特別の接続回路を設けることは当業者にとって常套手段である」ことは、当事者間に争いがない。したがって、引用例の配線アレイチップにおいて、特別相互接続回路を設けることは必要に応じて容易になし得る事項であると認められる。そして、審決の理由の要点(4)のうち、「引用例に記載された一般相互接続手段としてのプログラム可能アクセス接続部を用いている」ことは、当事者間に争いがなく、したがって、上記特別接続回路にもプログラム可能なアクセス接続部を適用することは当業者が容易に想到し得ることと認められる。
〈２〉 原告は、本願発明の形態適合可能論理アレイは集積回路チップとして構成されるものであって、プリント基板上の配線とは異なる旨主張する。しかしながら、本願発明の要旨（特許請求の範囲第１項）には、形態適合可能論理アレイを１個のチップ上に製作することを示す記載はなく、本願発明は、この点を要件とするものではないと認められる。
原告は、アレイロジックの技術は、同一の基本構造を多数配列させた構成を有するものであり、本来的に集積回路チップとして構成されてはじめて有効な製品とすることが可能なものであるから、実際の製品について論理アレイということのみによって、集積回路チップとして製造されるべきものであることは当業者にとって自明である旨主張する。しかしながら、甲第８号証によっても、論理アレイという用語は、集積回路チップと結びついていることが多いことはうかがわれるが、論理アレイという用語が集積回路チップにおいてのみ使用される用語であるとまで認めることはできず、他にこの点を認めるに足りる証拠はないから、この点の原告の主張は採用できない。
原告は、本願発明の「形態適合可能論理アレイ」という用語は本願発明の発明者らによって命名された新しい用語であるから、この用語の解釈に当たっては発明の詳細な説明の記載を参酌すべきであるところ、発明の詳細な説明の記載によれば、本願発明の「形態適合可能論理アレイ」はＩＣチップとして形成されたものであることは明らかである旨主張する。
しかしながら、「形態適合可能論理アレイ」という用語が新しく命名されたものであるとしても、それが有すべき構成は特許請求の範囲に記載されているし、「アレイ」又は「論理アレイ」が必ずしも集積回路チップと結びつくものではないことは、前記説示のとおりであるから、この点の原告の主張は採用できない。
さらに、原告は、「プログラム可能」という用語は、一般的に、ＩＣを製造した後にユーザが自分の所望する配線などのプログラムすべき内容をＩＣにプログラムすることを意味するものとして当業者間において理解されている旨主張する。
甲第６、第７号証によれば、プログラマブルＲＯＭの説明として、記憶内容をユーザが書き込むことができる旨記載されていることが認められるが、乙第１、第２号証によれば、「論理アレイ」についても「プログラマブル」との用語が使用されていることが認められるところ、「論理アレイ」が必ずしも集積回路チップと結びつくものではないことは、前記説示のとおりであり、したがって、「プログラム可能」という用語がＩＣを製造した後にユーザが自分の所望する配線などをＩＣにプログラムすることのみを意味すると解することはできないから、この点の原告の主張は採用できない。
〈３〉 したがって、原告主張の取消事由２け理由がない。
３ よって、原告の本訴請求は理由がないから棄却することとし、訴訟費用の負担及び上告のための附加期間の定めについて行政事件訴訟法７条、民事訴訟法８９条、１５８条２項を適用して、主文のとおり判決する。
（裁判長裁判官 伊藤博 裁判官 濵崎浩一 裁判官 市川正巳）
別紙図面１
〈省略〉
別紙図面２
〈省略〉
別紙図面３
〈省略〉
別紙図面
〈省略〉